采集板设计构想

设计一款超高精度动平衡用采集板。

功能分析

同步性

1） 光电信号与模拟通道的数据同步

方案	光电与模拟同步性	ADC 性能	风险
FPGA 直接给 AD7768 MCLK，FPGA 同时采光电时间戳	同源，容易同步	取决于 FPGA PLL/输出抖动，可能不如专用晶振	FPGA 配置前无时钟、PLL 抖动、IO 噪声
有源晶振只给 AD7768，FPGA 用自己时钟采光电	不推荐，会有长期漂移	ADC 性能好	光电时间戳和 ADC 样本不是同一时间轴
有源晶振同时给 AD7768 和 FPGA	最推荐，同源同步	最好	需要合理时钟分配和布线
FPGA 用外部低抖动晶振输入，再 PLL 输出给 AD7768	可以用	中等到好，看 PLL 抖动	不如晶振/clock buffer 直接干净

32.768 MHz 低抖动有源晶振
        |
低抖动 fanout buffer
        |
   +----+----------------+
   |                     |
AD7768 MCLK          FPGA clock input
                         |
                  光电边沿 timestamp