电容储存电场能量,常用于耦合、去耦、滤波和保持电荷。判断某只电容的作用时,先看它连接在哪两个节点,再看周围阻抗与工作频率;“通交隔直”只是一种有条件的简化说法。
容量单位与换算
跳转到“容量单位与换算”电容的 SI 单位为法拉,符号 F。常用前缀与国际单位制手册表 7一致:
| 单位 | 符号 | 换成法拉 |
|---|---|---|
| 微法拉 | μF | ,百万分之一法拉 |
| 纳法拉 | nF | ,十亿分之一法拉 |
| 皮法拉 | pF | ,万亿分之一法拉 |
相邻两行相差 1000 倍:。例如 ,。带前缀的单位应连写,代入采用 SI 单位的公式时先换成 F。
电容的类型与用途
跳转到“电容的类型与用途”材料、封装、极性和电路用途是不同分类维度,不能放在同一层级互相排斥。
| 分类维度 | 类型或名称 | 主要区别 |
|---|---|---|
| 材料与结构 | 陶瓷 | 常见 C0G/NP0 等一类介质与 X7R 等二类介质;后者容量可能随直流偏压、温度和时间明显变化 |
| 材料与结构 | 铝电解、钽电解 | 以氧化膜为介质,电解质参与阴极结构;钽电容属于电解电容的一类,并非与“电解”互斥 |
| 材料与结构 | 薄膜 | 聚丙烯、聚酯等介质,具体损耗、温度与脉冲能力依材料和结构而异 |
| 封装 | 片式、引线式 | 决定装配方式,并影响寄生参数、热与机械条件;封装本身不说明介质 |
| 极性 | 有极性、无极性 | 普通铝电解和钽电解通常有极性;陶瓷、薄膜通常无极性,但仍有电压与纹波限制 |
| 电路用途 | 耦合 | 与前后级阻抗构成高通关系,传递一定频带内的变化量并隔开直流偏置 |
| 电路用途 | 旁路、去耦 | 为目标频段电流提供局部回路,减小电源或其他节点的电压扰动 |
| 电路用途 | 滤波 | 与电阻、电感和负载共同决定频率响应;只看一只电容不能确定滤波效果 |
Murata 对电解电容结构的说明区分了氧化膜介质与液体或固体电解质。原笔记把电解质直接称为介质,应作此更正。
电荷、电流与能量
跳转到“电荷、电流与能量”对线性、容量为常数的理想电容,取正端极板电荷为 Q:
只有电流恒定时,才有 。例如 给 的理想电容充电 ,电压变化为 ,与起始电压另行相加。
若器件容量随电压变化, 与微分电容 不应混为一谈。下列能量式同样采用线性常容量模型:
平行板与串并联公式
跳转到“平行板与串并联公式”忽略边缘效应、介质均匀的平行板模型为:
A 是有效重叠面积,d 是板间距离。增大面积、提高介电常数或减小间距能够增加电容,但实际器件还受击穿、损耗、偏压与工艺限制。
对于有限正电容,等效容量为:
并联各支路电压相同;串联公式来自相同增量电荷关系。串联后的具体直流分压还受初始电荷、漏电和均压电路影响,不能仅因串联就断言耐压可以不加条件地相加。
时间常数与放电误差
跳转到“时间常数与放电误差”理想电容通过正等效电阻 作一阶零输入放电:
经过 ,电压剩 36.8%;从零开始恒压充电时,则完成总变化量的 63.2%。这不是“放电完成时间”。若要求零输入放电电压降至初值的正比例 ,则:
例如降到 1% 需要约 。初值、终值和非零输入的完整处理见一阶电路。
阻抗、容抗与实际高频特性
跳转到“阻抗、容抗与实际高频特性”采用正弦稳态相量和 约定,理想电容的复阻抗为:
是角频率,单位 rad/s,不是相位角。 是复数,容性电抗为其虚部 ;有些教材用“容抗”指它的正幅值 ,使用时要看定义。理想电容的电流相量领先电压相量 90°。
真实电容还存在等效串联电阻 ESR 和等效串联电感 ESL,简单模型为:
自谐振附近两项电抗互相抵消,阻抗接近 ESR;更高频段可能呈感性,阻抗随频率增加。Murata 的阻抗与 ESR 说明展示了这一变化。因此不能把“频率越高越容易通过”推广到所有频率,也不能把标称容量视为所有偏压、温度下的有效容量。
原图实例:分压中点与电源去耦
跳转到“原图实例:分压中点与电源去耦”
先只读图中完整可辨认的下方网络:R19 与 R18 均为 ,串联在 VCC_2V5 与 GND 之间,中点被引出;C25、C24 均为 ,分别跨接上、下两只电阻。C26 的 与 C27 的 则直接并联在 2.5 V 电源与地之间。
忽略中点负载时,电阻分压给出:
它是高输出阻抗的分压参考,不能据此当成可为 DRAM 提供大电流的稳压电源。若中点额外流出 ,仅电阻模型下就会产生 0.1 V 压降。
两侧 R、C 理想匹配且中点无负载时,上、下阻抗都为 ,所以对电源输入的分压比仍为 1/2,并不会凭这两只电容就变成一个低通电源分压器。将电源作为理想交流地看中点,其等效阻抗是 与 并联,电容可以降低中点在较高频率下的阻抗。
C26、C27 才是这张片段中直接跨电源与地的去耦组合;它们的实际效果还取决于器件参数、走线与回流电感。上部芯片引脚和负载连接没有完整展示,不能仅凭局部截图确认整片 DRAM 的供电与参考电压设计。