跳转到内容
新建笔记

电容:模型、频率特性与分压去耦实例

电容储存电场能量,常用于耦合、去耦、滤波和保持电荷。判断某只电容的作用时,先看它连接在哪两个节点,再看周围阻抗与工作频率;“通交隔直”只是一种有条件的简化说法。

电容的 SI 单位为法拉,符号 F。常用前缀与国际单位制手册表 7一致:

单位符号换成法拉
微法拉μF1 μF=10−6 F1\,\mu\mathrm F=10^{-6}\,\mathrm F,百万分之一法拉
纳法拉nF1 nF=10−9 F1\,\mathrm{nF}=10^{-9}\,\mathrm F,十亿分之一法拉
皮法拉pF1 pF=10−12 F1\,\mathrm{pF}=10^{-12}\,\mathrm F,万亿分之一法拉

相邻两行相差 1000 倍:1 μF=1000 nF=106 pF1\,\mu\mathrm F=1000\,\mathrm{nF}=10^6\,\mathrm{pF}。例如 0.1 μF=100 nF=100000 pF0.1\,\mu\mathrm F=100\,\mathrm{nF}=100000\,\mathrm{pF},4700 pF=4.7 nF=0.0047 μF4700\,\mathrm{pF}=4.7\,\mathrm{nF}=0.0047\,\mu\mathrm F。带前缀的单位应连写,代入采用 SI 单位的公式时先换成 F。

材料、封装、极性和电路用途是不同分类维度,不能放在同一层级互相排斥。

分类维度类型或名称主要区别
材料与结构陶瓷常见 C0G/NP0 等一类介质与 X7R 等二类介质;后者容量可能随直流偏压、温度和时间明显变化
材料与结构铝电解、钽电解以氧化膜为介质,电解质参与阴极结构;钽电容属于电解电容的一类,并非与“电解”互斥
材料与结构薄膜聚丙烯、聚酯等介质,具体损耗、温度与脉冲能力依材料和结构而异
封装片式、引线式决定装配方式,并影响寄生参数、热与机械条件;封装本身不说明介质
极性有极性、无极性普通铝电解和钽电解通常有极性;陶瓷、薄膜通常无极性,但仍有电压与纹波限制
电路用途耦合与前后级阻抗构成高通关系,传递一定频带内的变化量并隔开直流偏置
电路用途旁路、去耦为目标频段电流提供局部回路,减小电源或其他节点的电压扰动
电路用途滤波与电阻、电感和负载共同决定频率响应;只看一只电容不能确定滤波效果

Murata 对电解电容结构的说明区分了氧化膜介质与液体或固体电解质。原笔记把电解质直接称为介质,应作此更正。

对线性、容量为常数的理想电容,取正端极板电荷为 Q:

Q=CU,i=Cdudt,ΔQ=∫t1t2i(t) dt.Q=CU,\qquad i=C\frac{du}{dt},\qquad \Delta Q=\int_{t_1}^{t_2}i(t)\,dt.

只有电流恒定时,才有 ΔQ=IΔt\Delta Q=I\Delta t。例如 1 mA1\,\mathrm{mA} 给 10 μF10\,\mu\mathrm F 的理想电容充电 1 ms1\,\mathrm{ms},电压变化为 ΔU=IΔt/C=0.1 V\Delta U=I\Delta t/C=0.1\,\mathrm V,与起始电压另行相加。

若器件容量随电压变化,C=Q/UC=Q/U 与微分电容 dQ/dUdQ/dU 不应混为一谈。下列能量式同样采用线性常容量模型:

W=12CU2.W=\frac12 CU^2.

忽略边缘效应、介质均匀的平行板模型为:

C=εAd,ε=εrε0,ε0≈8.854×10−12 F/m.C=\varepsilon\frac Ad,\qquad \varepsilon=\varepsilon_r\varepsilon_0,\qquad \varepsilon_0\approx8.854\times10^{-12}\,\mathrm{F/m}.

A 是有效重叠面积,d 是板间距离。增大面积、提高介电常数或减小间距能够增加电容,但实际器件还受击穿、损耗、偏压与工艺限制。

对于有限正电容,等效容量为:

Cparallel=∑kCk,1Cseries=∑k1Ck.C_{\mathrm{parallel}}=\sum_k C_k,\qquad \frac1{C_{\mathrm{series}}}=\sum_k\frac1{C_k}.

并联各支路电压相同;串联公式来自相同增量电荷关系。串联后的具体直流分压还受初始电荷、漏电和均压电路影响,不能仅因串联就断言耐压可以不加条件地相加。

理想电容通过正等效电阻 ReqR_{\mathrm{eq}} 作一阶零输入放电:

uC(t)=U0e−t/τ,τ=ReqC.u_C(t)=U_0e^{-t/\tau},\qquad \tau=R_{\mathrm{eq}}C.

经过 τ\tau,电压剩 36.8%;从零开始恒压充电时,则完成总变化量的 63.2%。这不是“放电完成时间”。若要求零输入放电电压降至初值的正比例 0<α<10<\alpha<1,则:

t=−τln⁡α.t=-\tau\ln\alpha.

例如降到 1% 需要约 4.605τ4.605\tau。初值、终值和非零输入的完整处理见一阶电路。

阻抗、容抗与实际高频特性

跳转到“阻抗、容抗与实际高频特性”

采用正弦稳态相量和 ejωte^{j\omega t} 约定,理想电容的复阻抗为:

ZC=1jωC=−jωC,ω=2πf.Z_C=\frac1{j\omega C}=-\frac j{\omega C},\qquad \omega=2\pi f.

ω\omega 是角频率,单位 rad/s,不是相位角。ZCZ_C 是复数,容性电抗为其虚部 XC=−1/(ωC)X_C=-1/(\omega C);有些教材用“容抗”指它的正幅值 1/(ωC)1/(\omega C),使用时要看定义。理想电容的电流相量领先电压相量 90°。

真实电容还存在等效串联电阻 ESR 和等效串联电感 ESL,简单模型为:

Z≈ESR+jωESL+1jωC.Z\approx\mathrm{ESR}+j\omega\mathrm{ESL}+\frac1{j\omega C}.

自谐振附近两项电抗互相抵消,阻抗接近 ESR;更高频段可能呈感性,阻抗随频率增加。Murata 的阻抗与 ESR 说明展示了这一变化。因此不能把“频率越高越容易通过”推广到所有频率,也不能把标称容量视为所有偏压、温度下的有效容量。

原图实例:分压中点与电源去耦

跳转到“原图实例:分压中点与电源去耦”

DRAM 附近的原电路片段:R18/R19 分压,C24/C25 跨接两只电阻,C26/C27 跨接 2.5 V 与地

先只读图中完整可辨认的下方网络:R19 与 R18 均为 2 kΩ2\,\mathrm{k\Omega},串联在 VCC_2V5 与 GND 之间,中点被引出;C25、C24 均为 0.1 μF0.1\,\mu\mathrm F,分别跨接上、下两只电阻。C26 的 0.1 μF0.1\,\mu\mathrm F 与 C27 的 10 μF10\,\mu\mathrm F 则直接并联在 2.5 V 电源与地之间。

忽略中点负载时,电阻分压给出:

VM=2.52 kΩ2 kΩ+2 kΩ=1.25 V,Rout=2 kΩ∥2 kΩ=1 kΩ.V_M=2.5\frac{2\,\mathrm{k\Omega}}{2\,\mathrm{k\Omega}+2\,\mathrm{k\Omega}} =1.25\,\mathrm V,\qquad R_{\mathrm{out}}=2\,\mathrm{k\Omega}\parallel2\,\mathrm{k\Omega}=1\,\mathrm{k\Omega}.

它是高输出阻抗的分压参考,不能据此当成可为 DRAM 提供大电流的稳压电源。若中点额外流出 0.1 mA0.1\,\mathrm{mA},仅电阻模型下就会产生 0.1 V 压降。

两侧 R、C 理想匹配且中点无负载时,上、下阻抗都为 R/(1+sRC)R/(1+sRC),所以对电源输入的分压比仍为 1/2,并不会凭这两只电容就变成一个低通电源分压器。将电源作为理想交流地看中点,其等效阻抗是 1 kΩ1\,\mathrm{k\Omega} 与 0.2 μF0.2\,\mu\mathrm F 并联,电容可以降低中点在较高频率下的阻抗。

C26、C27 才是这张片段中直接跨电源与地的去耦组合;它们的实际效果还取决于器件参数、走线与回流电感。上部芯片引脚和负载连接没有完整展示,不能仅凭局部截图确认整片 DRAM 的供电与参考电压设计。